AMD kündigt Epyc 9006 „Venice“ an: Bis zu 256 Kerne, PCIe 6.0 und MRDIMM-Support

AMD hat auf dem Advancing AI 2026-Event die Epyc-9006-Familie vorgestellt. Die Server-CPUs bieten bis zu 256 Zen-6c-Kerne, PCIe 6.0 und MRDIMM-Speicher mit bis zu 12.800 MT/s.

Dieser Artikel wurde mit KI-Unterstützung aus mehreren Quellen entworfen und vor der Veröffentlichung von einer Redakteurin/einem Redakteur geprüft und freigegeben.

AMD hat am 23. Juli 2026 auf seiner Veranstaltung „Advancing AI 2026“ die neue Epyc-9006-Serverprozessorfamilie vorgestellt. Die Serie umfasst vier Unterfamilien: Epyc 9006 SP7, SP8, Venice-X mit 3D-V-Cache und LP, das zuvor unter dem Codenamen Verano bekannt war.

Die Prozessoren basieren auf den Architekturen Zen 6 und Zen 6c. Das Spitzenmodell Epyc 9996 SP7 kommt auf 256 Kerne (Zen 6c) und 1024 MB L3-Cache. Die Taktfrequenzen liegen bei Zen 6c bei bis zu 4,1 GHz, bei Zen 6 bei bis zu 5,0 GHz. Der SP7-Sockel unterstützt MRDIMM-Speicher mit bis zu 12.800 MT/s sowie PCIe 6.0. Die thermische Verlustleistung (TDP) des SP7-Sockels beträgt 600 Watt.

Für den SP8-Sockel bietet AMD Modelle mit bis zu 128 Zen-6c-Kernen, acht Speicherkanälen (gegenüber 16 beim SP7) und einer TDP von 400 Watt. Die Venice-X-Variante mit 3D-V-Cache erreicht bis zu 96 Kerne, 1152 MB L3-Cache und einen Takt von maximal 5,15 GHz. Pro 12-Kern-CCD stehen 144 MB Cache zur Verfügung – 48 MB L3 plus 96 MB gestapelter Cache. Die LP-Version (Verano) nutzt LPDDR5X-SOCAMM2-Module und bietet bis zu 72 Kerne bei bis zu 5,0 GHz.

Die ersten Epyc-9006-SP7- und SP8-Chips sollen im vierten Quartal 2026 verfügbar sein; Venice-X und LP folgen 2027. AMD zufolge können 82 neue Venice-Server 1.000 ältere Intel-Xeon-Gold-Server ersetzen. Das Unternehmen positioniert Venice nicht nur gegen Intel, sondern auch gegen Nvidias Vera- und Arms AGI-CPU.

Blickt man auf die Roadmap, sind für 2028 Florence (Zen 7) und für 2030 Ravenna (Zen 8) geplant.